Journal Paper

• Thiem Van Chu, Kenji Kise, Kiyofumi Tanaka. Dependency-Driven Trace-Based Network-on-Chip Emulation on FPGAs, Proceedings of the 28th ACM/SIGDA International Symposium on Field-Programmable Gate Arrays (FPGA), pp. 211-221, Feb. 2020.
• Thiem Van Chu, Kenji Kise. LEF: An Effective Routing Algorithm for Two-Dimensional Meshes, IEICE transactions on information and systems, vol. E102-D, no. 10, pp. 1925-1941, Oct. 2019.
• Thiem Van Chu, Shimpei Sato, Kenji Kise. Fast and Cycle-Accurate Emulation of Large-Scale Networks-on-Chip Using a Single FPGA, ACM Transactions on Reconfigurable Technology and Systems (TRETS), Vol. 10, No. 4, pp. 1-27, Dec. 2017.
• Shinya Takamaeda-Yamazaki, HIroshi Nakatsuka, Yuichiro Tanaka, Kenji Kise. Ultrasmall: A Tiny Soft Processor Architecture with Multi-Bit Serial Detapaths for FPGAs, IEICE Transagion on Informaion and Systems, Vol. E-98-D, No. 12, pp. 2150-2158, Dec. 2015.
• Ryohei Kobayashi, Kenji Kise. Scalable Stencil-computation Accelerator by Employing Multiple Small FPGAs, IPSJ Transactions on Advanced Computing System, Vol. 6, No. 4, pp. 1-13, Oct. 2013.
• Kenji Kise. A Challenge to Make a Simple Computer System, IPSJ Journal, Vol. 54, No. 7, pp. 1902-1912, July 2013.
• Shintarou Sano, shunya igarashi, Kenji Kise. High-performance Task Mapping Method for Mesh/Torus Supercomputers, The IEICE transactions on information and systems, Vol. J96-D, No. 2, pp. 269-279, Feb. 2013.
• Naoki Fujieda, Kenji Kise. A Method for Efficient Use of CMP Cooperative Caching with Extra Entries of Directory, IPSJ Transactions on Advanced Computing System, Vol. 5, No. 3, pp. 86-100, May 2012.
• Shimpei Sato, Kenji Kise. Enhancement of Pipeline Bypassing Method for Distributed Shared-Buffer NoC Router, IPSJ Transactions on Advanced Computing System, Vol. 5, No. 1, pp. 88-102, Jan. 2012.
• Shintarou Sano, Kenji Kise. A Task Mapping Method to Mitigate Network Contention for Many-core Processors, IPSJ Transactions on Advanced Computing System, Vol. 4, No. 4, pp. 96-109, Oct. 2011.
• Shinya Takamaeda, Shimpei Sato, Naoki Fujieda, takefumi miyoshi, Kenji Kise. ScalableCore System: Hardware Environment for Many-core Architectures Evaluation, IPSJ Transactions on Advanced Computing System, Vol. 4, No. 1, pp. 24-42, Feb. 2011.
• Koh Uehara, Shimpei Sato, Kenji Kise. A Practical Infrastructure for Researches and Education of Many-Core Processors, The IEICE transactions on information and systems (Japanese edition), Vol. J93-D, No. 10, pp. 2042-2057, Oct. 2010.
• Haruki Satoshiro, Kenji Kise, Akihiko Konagaya. On-chip Parallel Programming Techniques for Dense LU Decomposition, IPSJ Transactions on Advanced Computing System, Vol. 3, No. 3, pp. 199-208, Sept. 2010.
• Yuta Wakasugi, Yoshito Sakaguchi, Kenji Kise. CoreSymphony: A Cooperative Superscalar Processor, IPSJ Transactions on Advanced Computing System, Vol. 3, No. 3, pp. 67-87, Sept. 2010.
• Naoki Fujieda, Shinpei Watanabe, Kenji Kise. A MIPS System Simulator SimMips for Education and Research of Computer Science, IPSJ Journal, Vol. 50, No. 11, pp. 2665-2676, Nov. 2009.
• Shimpei Sato, Naoki Fujieda, Akira Moriya, Kenji Kise. SimCell: A Processor Simulator for Multi-Core Architecture Research, IPSJ Transatcion on Advanced Computing Systems, IPSJ, Vol. 2, No. 1, pp. 146-157, Mar. 2009.
• Tomohiro Tsukamoto, Kenji Kise, Takahiro Katagiri, Toshitsugu Yuba. The COINS TMD Implementation for the Alpha Architecture and Its Performance Comparison with GCC, Japan Society for Software Science and Technology, Computer Software, Vol. 24, No. 3, pp. 4-14, July 2007.
• Satoshi Ohshima, Kenji Kise, Takahiro Katagiri, Toshitsugu Yuba. Proposal and Implementation of Parallel GEMM Routine Using CPU and CPU, IPSJ Transactions on Advanced Computing System, Vol. 47, No. SIG 12(ACS 15), pp. 317-328, Sept. 2006.
• Takahiro Katagiri, Kenji Kise, Hiroki Honda, Toshitsugu Yuba. ABCLib_DRSSED:A Parallel Eigensolver with an auto-tuning facility, Parallel Computing, Vol. 32, No. 3, pp. 231-250, Mar. 2006.
• Takahiro Katagiri, Kenji Kise, Hiroki Honda, Toshitsugu Yuba. ABCLibScript: a directive to support specification of an auto-tuning facility for numerical software, Parallel Computing, Vol. 32, No. 1, pp. 92-112, Jan. 2006.
• Kenji Kise, Hiroshi Tanabe, Tadayuki Ohno, Takahiro Katagiri, Hiroki Honda, Toshitsugu Yuba. A Method to Reduce the Acknowledgement Message for a Page Request of S-DSM Systems, IPSJ Transactions on Advanced Computing System, Vol. 46, No. SIG 12, pp. 170-180, Aug. 2005.
• Sanya Tangpongprasit, Takahiro Katagiri, Kenji Kise, Hiroki Honda, Toshitsugu Yuba. A Time-To-Live Based Reservation Algorithm on Fully Decentralized Resource Discovery in Grid Computing, Parallel Computing, Vol. 31, No. 6, pp. 529-543, June 2005.
• Kenji Kise, Takahiro Katagiri, Hiroki Honda, Toshitsugu Yuba. The Bimode-Plus Branch Predictor, IPSJ Transactions on Advanced Computing System, Vol. 46, No. SIG 7, pp. 85-102, May 2005.
• Kenji Kise, Takahiro Katagiri, Hiroki Honda, Toshitsugu Yuba. Design and Implementation of the SimCore/Alpha Functional Simulator, The transactions of the Institute of Electronics, Information and Communication Engineers. D-I, Vol. J88-D-I, No. 2, pp. 143-154, Feb. 2005.
• Takahiro Katagiri, Kenji Kise, Hiroki Honda, Toshitsugu Yuba. A Parallel Gram-Schmidt Re-orthogonalization Method Using Data Re-distribution, IPSJ Transactions on Advanced Computing System, Vol. 45, No. SIG 6(ACS 6), pp. 75-85, May 2004.
• Ryo Takata, Kenji Kise, Hiroki Honda, Toshitsugu Yuba. Design and Preliminary Implementation of a Particle Simulation Machine for Efficient Short-range Interaction Computations, IPSJ Transactions on Advanced Computing System, Vol. 44, No. SIG 6(ACS 1), pp. 96-112, May 2003.
• Yusuke Shirota, Kenji Kise, Hiroki Honda, Toshitsugu Yuba. The Ownership Delegation Protocol for Migratory Access in Home-based Software Distributed Shared Memory, IPSJ Journal, Vol. 44, No. SIG 1(HPC 6), pp. 103-113, May 2003.
• Kenji Kise, Shuichi Sakai, Hidehiko Tanaka. Performance Potential of Two-level Stride Value Predictor, IPSJ Journal, Vol. 41, No. 5, pp. 1340-1350, May 2000.
• Toshihiro Kato, Tomio Hirata, Toyofumi Saito, Kenji Kise. An Efficient Algorithm for the Euclidean Distance Transformation, The IEICE transactions on information and systems (Japanese edition), Vol. J78-D-2, No. 12, pp. 1750-1757, Dec. 1995.

Book

• Kenji Kise. An On-chip Router Architecture for Dependable Multicore Processor, VLSI Design and Test for Systems Dependability, Springer Japan, pp. 635-643, Jan. 2019.
• Hironori Nakajo, Hideharu Amano, Mitsugu Suzuki, Kenji Kise, Toshinori Sato. Computer Architecture: A Quantitative Approach 5/E (Translation), SHOEISHA Co.,Ltd., Mar. 2014.
• Hironori Nakajo, Hideharu Amano, Kenji Kise, Toshinori Sato. Computer Architecture: A Quantitative Approach 4/E (Translation), SHOEISHA Co.,Ltd., Feb. 2008.

International Conference (Reviewed)

• Makoto Saitoh, Kenji Kise. Very Massive Hardware Merge Sorter, The 2018 International Conference on Field-Programmable Technology (FPT'18), pp. 89-96, Dec. 2018.
• Elsayed A. Elsayed, Kenji Kise. Design and Evaluation of a Configurable Hardware Merge Sorter for Various Output Records, IEEE 12th International Symposium on Embedded Multicore/Many-core Systems-on-Chip (MCSoC 2018), pp. 201-208, Sept. 2018.
• Yuuma Azuma, Hayato Sakagami, Kenji Kise. An Efficient Parallel Hardware Scheme for Solving the N-Queens Problem, IEEE 12th International Symposium on Embedded Multicore/Many-core Systems-on-Chip (MCSoC 2018), pp. 16-22, Sept. 2018.
• Thiem Van Chu, Kenji Kise. An Effective Architecture for Trace-Driven Emulation of Networks-on-Chip on FPGAs, 28th International Symposium on Field-Programmable Logic and Applications (FPL 2018), pp. 419-426, Aug. 2018.
• Kenji Kise. Swap-Based Merge Network for High Performance Sorting Accelerators, International Symposium on Highly-Efficient Accelerators and Reconfigurable Technologies (HEART 2018), pp. 1-6, June 2018.
• Makoto Saitoh, Elsayed A. Elsayed, Thiem Van Chu, Susumu Mashimo, Kenji Kise. A High-Performance and Cost-Effective Hardware Merge Sorter without Feedback Datapath, IEEE International Symposium on Field-Programmable Custom Computing Machines (FCCM 2018), pp. 197-204, Apr. 2018.
• Thiem Van Chu, Myeonggu Kang, Shi FA, Kenji Kise. Enhanced Long Edge First Routing Algorithm and Evaluation in Large-Scale Networks-on-Chip, IEEE 11th International Symposium on Embedded Multicore/Many-core Systems-on-Chip (MCSoC 2017), pp. 83-90, Sept. 2017.
• Susumu Mashimo, Thiem Van Chu, Kenji Kise. High-Performance Hardware Merge Sorter, IEEE International Symposium on Field-Programmable Custom Computing Machines (FCCM 2017), Proceedings IEEE 25th Annual International Symposium on Field-Programmable Custom Computing Machines FCCM 2017, IEEE, pp. 1-8, Apr. 2017.
• Takuma Usui, Thiem Van Chu, Kenji Kise. A Cost-effective and Scalable Merge Sorter Tree pm FPGAs, International Symposium on Computing and Networking (CANDAR'16), Nov. 2016.
• Eri Ogawa, Kenji Kise. An Effectice Page Padding Method for RAM Buffer Algorithms to enfance the SSD Endurance, International Symposium on Computing and Networking (CANDAR'16), Nov. 2016.
• Masashi Imai, Thiem Van Chu, Kenji Kise, Tomohiro Yoneda. The Synchronous vs. Asynchronous NoC Routers: An Apple-to-Apple Comparison between Synchronous and Transition Signaling Asynchronous Designs,, IEEE/ACM International Symposium on Networks-on-Chip (NOCS 2016), Sept. 2016.
• Susumu Mashimo, Thiem Van Chu, Kenji Kise. Cost-Effective and High-Throughput Merge Network Architecture for the Fastest FPGA Sorting Accelerator, International Symposium on High-Efficient Accelerators ajd Reconfigurable Technologies (Heart 2016), pp. 7-12, July 2016.
• Yuki Matsuda, Ryosuke Sasakawa, Kenji Kise. A Challenge for an Efficient AMI-Based Cache System on FPGA Soft Processor, International Symposium on Computing and Networking -Across Practical Development and Thieretical Research (CANDAR), pp. 133-139, Dec. 2015.
• Tomohiro Yoneda, Masashi Imai, Hiroshi Saito, Kenji Kise. Dependable real-Time Task Execution Scheme for a Many-Core Platform, International Symposium on Defect and Fault Tolerance in VLSI and nanotechnologh Systems (DFT2015), Oct. 2015.
• Thiem Van Chu, Shimpei Sato, Kenji Kise. Ultra-Fast NoC Emulation on a Single FPGA, The 25th International Conference on Field Programmable Logic and Applications (FPL 2015), Sept. 2015.
• Thiem Van Chu, Shimpei Sato, Kenji Kise. Enabling Fast and Accurate Emulation of Large-scale Network on Chip Architectures on an Single FPGA (short paper), The 23rd IEEE International Symposium on Field-Programmable Custrom Conputing Machines (FCCM 2015), pp. 60-63, May 2015.
• Shimpei Sato, Kenji Kise. ArchHDL: A Novel Hardware RTL Design Environment in C++, The 11th International Symposium on Applied Reconfirurable Computing (ARC 2015), pp. 53-64, Apr. 2015.
• Shinya Takamaeda-Yamazaki, Kenji Kise. A Framework for Efficientt Rapid Prototyping by Virtually Enlarging FPGA Resources, 2014 International Conference on ReConFigurable Computing and FPGAs (ReConFig 2014), pp. 1-8, Dec. 2014.
• Haruka Mori, Kenji Kise. Design and Performance Evaluation of a Manycore Processor for Large FPGA, IEEE 8th International Symposium on Embedded Multicore SoCs (MCSoC-14), pp. 207-214, Sept. 2014.
• Thiem Van Chu, Shimpei Sato, Kenji Kise. KNoCEmu: High Speed FPGA-Emulator fir a Kilo-Node Scale NoC, IEEE 8th International Symposium on Embedded Multicore SoCs (MCSoC-14), pp. 215-222, Sept. 2014.
• Shinya Takamaeda, Kenji Kise, James C. Hoe. Yet Another Implementation of CoRAM Memory Architecture for Modern FPGA-based Computing, pp. 1-6, Dec. 2013.
• Takakazu Ikeda, Kenji Kise. Application Aware DRAM Bank Partitioning in CMP, The 19th IEEE International Conference on Parallel and Distributed Systems (ICPADS), pp. 349-356, Dec. 2013.
• Ryosuke Sasakawa, Kenji Kise. LEF: Long Edge First Routing for Two-Dimensional mesh Network on Chip, Fifth International Workshop on Network on Chip Architectures (NoCArc), pp. 5-10, Dec. 2013.
• Shimpei Sato, Kenji Kise. ArchHDL; A New Hardware Description Language for High-Speed Architectural Evaluation, IEEE 7th International Symposium on Embedded Multicore SoCs (MCSoC-13), pp. 107-112, Sept. 2013.
• Tomoyuki Nagatsuka, Kenji Kise. Design and Implementation of an Efficient and Realistic Cooperative Core Architecture, IEEE 7th International Symposium on Embedded Multicore SoCs (MCSoC-13), pp. 13-18, Sept. 2013.
• Yuichiro Tanaka, Shimpei Sato, Kenji Kise. The Ultrasmall Soft Processor, International Symposium on Highly Efficient Accelerators and Reconfigurable Technologies (HEART2013), pp. 63-68, June 2013.
• Kenji Kise. SmartCore System for future Many-Module Era, The International Conference on information and Communication Technology for Embedded Systems (IC-ICTES2013), Jan. 2013.
• Takakazu Ikeda, Shinya Takamaeda-Yamazaki, Naoki Fujieda, Shimpei Sato, Kenji Kise. Request Density Aware Fair Memory Scheduling, The 3rd JILP Workshop on Computer Architecture Competitions (JWAC-3): Memory Scheduling Championship (MSC), held in conjunction with ISCA 2012, June 2012.
• Tomoyuki Nagatsuka, Yoshito Sakaguchi, Kenji Kise. CoreSymphony Architecture, ACM International Conference on Computing Frontiers, pp. 249-252, May 2012.
• Shinya Takamaeda, Shintaro Sano, YOshito Sakaguchi, Naoki Fujieda, Kenji Kise. ScalableCore System: A Scalable Many-core Simulator by Employing Over 100 FPGA, The 8th International Symposium on Applied Reconfigurable Computing (ARC2011), Lecture notes in computer science, LNCS, Vol. 7199/2012, pp. 138-150, Mar. 2012.
• Naoki Fujieda, Kenji Kise. A Partitioning Method of Cooperative Caching with Hit Frequency Counters for Many-Core Processors, Third Workshop on Ultra Performance and Dependable Acceleration Systems held in conjunction with ICNC'11, pp. 160-165, Dec. 2011.
• Mochamad Asri, Naoki Fujieda, Kenji Kise. Rethinking Processor Instruction Fetch:Inefficiencies-Cracking Mechanism, International SoC Design Conference(ISOCC2011), Nov. 2011.
• Tomoyuki Nagatsuka, Yoshito Sakaguchi, Takayuki Matsumura, Kenji Kise. CoreSymphony: An Efficient Reconfigurable Multi-core Architecture, Internation Workshop on Highly-Efficient Accelerators and Reconfigurable Technologies Hearf2011, COMPUTER ARCHITECTURE NEWS, Vol. 39, No. 4, pp. 32-37, Sept. 2011.
• Shinya Takamaeda, Shimpei Sato, Takefumi MIyoshi, Kenji Kise. SmartCore System for Dependable Many-core Processor with Multifunction Routers, International Conference on Networking and Computng (ICNC'10), pp. 133-139, Nov. 2010.
• Shintaro Sano, Masahiro Sano, Shimpei Sato, Takefumi Miyoshi, Kenji Kise. Pattern-based Systematic Task Mapping for Many-core Processors, Workshop on Ultra Performance and Dependable Acceleration Systems held in conjunction with ICNC'10, pp. 173-178, Nov. 2010.
• takefumi miyoshi, Kenji Kise, Hidetsugu Irie, Tsutomu Yoshinaga. CODIE: Continuation-based Overlapping Data-transfers with Instruction Execution, International Conference on Networking and Computng (ICNC'10), pp. 71-77, Nov. 2010.
• Koh Uehara, Shimpei Sato, takefumi Miyoshi, Kenji Kise. A Study of an Infrastructure for Research and Development of Many-Core Processors, Workshop on Ultra Performance and Dependable Acceleration Systems (UPDAS 2009), held in conjunction with PDCAT 2009, pp. 414-419, Dec. 2009.
• Yuhta Wakasugi, Naoki Fujieda, Shinya Takamaeda, Kenji Kise. MipsCoreDuo:A Multifunction Dual-core Processor, International Symposium on Intelligent Signal Processing and Communication Systems(ISPACS), pp. 587-590, Dec. 2009.
• Naoki Fujieda, Takefumi Miyoshi, Kenji Kise. SimMips: A MIPS System Simulator, Workshop on Computer Architecture Education(WCAE) held in conjunction with MICRO-42, pp. 32-39, Dec. 2009.
• Yusuke Mori, Kenji Kise. The Cache-Core Architecture to Enhance the Memory Performance on Multi-Core Processor, Workshop on Ultra Performance and Dependable Acceleration Systems held in conjunction with PDCAT'09, pp. 445-450, Dec. 2009.
• Shinya Takamaeda, Shimpei Watanabe, Takefumi Miyoshi, Kenji Kise. ScalableCore:The Concept of Practicaland Low-Cost Prototypin, The 4th Workshop on Architectural Research Prototyping (WARP 2009) held in conjunction with the ISCA-2009, June 2009.
• Takashi Nakada, Yasuhiko Nakashima, Hajime Shimada, Kenji Kise, Toshiaki Kitamura. OROCHI: A Multiple Instruction Set SMT Processor, International Workshop on New Frontiers in High-performance and hardware-aware Computing(HipHaC), Nov. 2008.
• Shimpei Sato, Naoki Fujieda, Akira Moriya, Kenji Kise. Processor Simulator SimCell to Accelerate Research on Many-core Processor Architectures, Workshop on Cell Systems and Applications(WCSA 2008) held on conjunction with the ISCA-2008, pp. 119-127, June 2008.
• Hajime Shimada, Takashi Shimada, Takekazu Tabata, Toshiaki Kitamura, Tomoya Kojima, Yasuhiko Nakashima, Kenji Kise. Outline of OROCHI: A Multiple Instruction Set Executable SMT Processor, International Workshop on Innovative Architecture for Future Generation Processors and Systems(IWIA-2007), Jan. 2007.
• Satoshi Ohshima, Kenji Kise, Takahiro Katagiri, Toshitsugu Yuba. Parallel Processing of Matrix Multiplication in a CPU and GPU Heterogeneous Environment, Lecture Note in Computer Science (LNCS), Springer-Verlag, Vol. 4395, pp. 305-318, July 2006.
• Kenji Kise, Takahiro Katagiri, Hiroki Honda, Toshitsugu Yuba. Evaluation of the Acknowledgment Reduction in a Software-DSM System, Lecture Note in Computer Science (LNCS), Springer-Verlag, Vol. 3911, pp. 17-25, Sept. 2005.
• Kenji Kise, Takahiro Katagiri, Hiroki Honda, Toshitsugu Yuba. The SimCore/Alpha Functional Simulator, Workshop on Computer Architecture Education (WCAE-2004), pp. 128-135, June 2004.
• Takahiro Katagiri, Kenji Kise, Hiroki Honda, Toshitsugu Yuba. Effect of Auto-tuning with User's Knowledge for Numerical Software, Proceedings of ACM Computing Frontiers 04, pp. 12-25, Apr. 2004.
• Kenji Kise, Takahiro Katagiri, Hiroki Honda, Toshitsugu Yuba. A Super Instruction-Flow Architecture, International Symposium on Low-Power and High-Speed Chips (COOL Chips VII), Springer-Verlag, pp. 279-290, Apr. 2004.
• Takahiro Katagiri, Kenji Kise, Hiroki Honda, Toshitsugu Yuba. FIBER:A Generalized Framework for Auto-tuning Software, Lecture Note in Computer Science (LNCS), Vol. 2858, pp. 146-159, Oct. 2003.
• Kenji Kise, Hiroki Honda, Toshitsugu Yuba. SimAlpha Version 1.0: Simple and Readable Alpha Processor Simulator, Lecture Note in Computer Science (LNCS), Springer-Verlag, Vol. 2823, pp. 122-136, Sept. 2003.

Domestic Conference (Reviewed)

• Enchrnacion Immanuel Victoria, Enchrnacion Immanuel Victoria, Ryohei Kobayashi, Kenji Kise. 3bOS: A flexible and lightweight embedded OS operated using only 3 buttons, 組込みシステム シンポジウム2014（ESS2014), 組込みシステムシンポジウム2014論文集, pp. 126-131, Oct. 2014.
• Ryosuke Sasakawa, Naoki Fujieda, Shinya Takamaeda, Kenji Kise. ネットワークオンチップにおける仮想チャネル利用法の再考と評価, 先進的計算基盤システムシンポジウム, SACSIS2013論文集, May 2013.
• Ryohei Kobayashi, 高前田(山崎) 伸也, Kenji Kise. 多数の小容量FPGAを用いたスケーラブルなステンシル計算機の開発, 先進的計算基盤システムシンポジウム, 先進的計算基盤システムシンポジウム論文集, Vol. 2013, pp. 179-187, May 2013.
• Haruka Asano, Kenji Kise. 10000タスクに対応するタスク配置手法ＳＦＭＯＰＴの提案と評価, 先進的計算基盤システムシンポジウム, SACSIS2013論文集, pp. 38-46, May 2013.
• Yuichiroh Tanaka, Ryosuke Sasakawa, Kenji Kise. 世界最小ソフトプロセッサの設計と実装, 先進的計算基盤システムシンポジウム, SACSIS2013論文集, pp. 188-196, May 2013.
• Kenji Kise. シンプルでわかりやすい計算機システムの開発に向けた挑戦, 組込みシステムシンポジウム（ESS2012）, pp. 110-118, Oct. 2012.
• Ryohei Kobayashi, Shintarou Sano, 高前田(山崎)伸也, Kenji Kise. メッシュ接続FPGAアレーにおける高性能ステンシル計算, 先進的計算基盤システムシンポジウム, 先進的計算基盤システムシンポジウム論文集, Vol. 2012, pp. 142-149, May 2012.
• Naoki Fujieda, Kenji Kise. CMP向け分散キャッシュの可視化ツールを用いた効率化, 情報処理学会第74回全国大会, Mar. 2012.
• Shintarou Sano, Shimpei Sato, Takefumi Miyoshi, Kenji Kise. メニーコアプロセッサの性能向上を達成するパターンに基づいたタスク配置手法, 先進的計算基盤システムシンポジウム, SACSIS2010論文集, pp. 167-174, May 2010.
• Shinya Takamaeda, Shinpei Watanabe, Ken Kiyou, Koh Uehara, Naoki Fujieda, takefumi miyoshi, Kenji Kise. メニーコアアーキテクチャのＨＷ評価環境ScalableCoreシステムの開発, 先進的計算基盤システムシンポジウム, SACSIS2010論文集, pp. 287-294, May 2010.
• Yuta Wakasugi, Yoshito Sakaguchi, Kenji Kise. CoreSymphony アーキテクチャ, 先進的計算基盤シンポジウム, SACSIS2010論文集, pp. 53-62, May 2010.
• Shimpei Sato, Koh Uehara, Kenji Kise. メニーコアプロセッサのオンチップネットワーク性能を向上させるSmartCoreシステム, 先進的計算基盤システムシンポジウム, SACSIS2009論文集, pp. 27-35, May 2009.
• Yousuke Mori, Akira Moriya, Kenji Kise. マルチコアプロセッサの高速化を目指したキャッシュコアの最適化, 先進的計算基盤シンポジウム, SACSIS2009論文集, pp. 389-398, May 2009.
• Koh Uehara, Shimpei Sato, Shinya Takamaeda, Shinpei Watanabe, Kenji Kise. メニーコアプロセッサのHW/SW研究開発を加速する実用的な基盤環境, 先進的計算基盤シンポジウム, SACSIS2009論文集, pp. 389-398, May 2009.
• Naoki Fujieda, Shinpei Watanabe, Kenji Kise. SimMips: 教育・研究に有用なLinuxが動く5000行のMIPSシステムシュミレータ, コンピュータシステム・シンポジウム, ComSys2008論文集, pp. 143-150, Nov. 2008.
• Akira Moriya, Naoki Fujieda, Shimpei Sato, Kenji Kise. メニーコアプロセッサに向けたデータ供給を支援する多機能キャッシュコア, 先進的計算基盤システムシンポジウム, SACSIS2008論文集, pp. 421-430, June 2008.
• Yuta Wakasugi, Kenji Kise. メニーコアプロセッサに向けたシンプルで柔軟なコア融合機構CoreSymphony, 先進的計算基盤システムシンポジウム, SACSIS2008論文集, pp. 411-419, June 2008.
• Shimpei Sato, Naoki Fujieda, Shinya Tahara, Kenji Kise. The Cell BE Functional Simulator SimCell that is Designed and Implemented Pursuing Practical and Simply Coded Simulator, コンピュータシステム・シンポジウム(ComSys2007)論文集, Vol. 2007, No. 14, pp. 39-47, Nov. 2007.
• Masayuki Imamura, Sho Suzuki, Tomoya Sakaguchi, Satoshi Ohshima, Takahiro Katagiri, Kenji Kise, Toshitsugu Yuba. A Performance Comparison of Software-DSM Mocha and MPI Using Parallel Benchmarks, 情報処理学会研究報告2007-ARC-172, pp. 103-108, Mar. 2007.
• Tomoya Sakaguchi, Masayuki Imamura, Sho Suzuki, Satoshi Ohshima, Takahiro Katagiri, Kenji Kise, Toshitsugu Yuba. Ainori Communication : A Method to Reduce the Page Transfer of S-DSM Systems, 情報処理学会研究報告2007-ARC-169, Vol. 2006, No. 88, pp. 151-156, Aug. 2006.
• Kenji Kise, Hiroshi Tanabe, Tadayuki Ohno, Takahiro Katagiri, Hiroki Honda, Toshitsugu Yuba. A Method to Reduce the Acknowledgement Message for a Page Request of S-DSM Systems, 先進的計算基盤システムシンポジウムSACSIS2005論文集, pp. 349-358, May 2005.
• Ryo Takata, Kenji Kise, Hiroki Honda, Toshitsugu Yuba. DEM-1: A Particle Simulation Machine for Efficient Short-Range Interaction Computations, International Parallel and Distributed Processing Symposium (IPDPS-2002), pp. 64-71, Apr. 2002.
• Kenji Kise, Shuichi Sakai, Hidehiko Tanaka. マルチレベル・ストライド値予測機構による命令レベル並列性の向上, 並列処理シンポジウムJSPP99論文集, pp. 119-126, June 1999.

International Conference (Not reviewed / Unknown)

• Shingo Ohya, Eri Ogawa, Kenji Kise. FDeX: Memory Expansion Method with Skewed DRAM Cache and FPGA BlockRAMs, International Symposium on Highly-Efficient Accelerators and Reconfigurable Technologies (HEART 2016), July 2016.
• Masahiro Sano, Kenji Kise. C5: A Software-DSM System with Cache Management Cores for Many-core Architectures,, Innovative Architecture for Future Generation High-Performance Processors and Systems (IWIA-2011), IEEE Computer Society Press, pp. 20-27, 2015.
• Shinya Takameda-Yamazaki, Kenji Kise. flipSyrup: cycle-Accurate Hardware Simulation Framework on Abstract FPGA Platforms, 24th International conference on Field Programmable Logic and Applications(FPL2014), pp. 1-4, Sept. 2014.
• Hiroshi Nakatsuka, Yuichiro Tanaka, Thiem Van Chu, Shinya Takamaeda-Yamazaki, Kenji Kise. Ultrasmall: The Smallest MIPS Soft Processor, 24th International conference on Field Programmable Logic and Applications(FPL2014), pp. 1-4, Sept. 2014.
• Kenji Kise. Challenges for Dependable Many-Core Proccessors, NII Shonan Meeting Seminal 031 Many-cores and On-chip Interconnects, Sept. 2013.
• Shinya Takamaeda., Ryosuke Sasakawa, Yoshito Sakaguchi, Kenji Kise. An FPGA-based Scalable Simulation Accelerator for Tile Architectures, Internation Workshop on Highly-Efficient Accelerators and Reconfigurable Technologies Hearf2011, COMPUTURE ARCHITECTURE NEWS, Vol. 39, No. 4, pp. 38-43, Sept. 2011.
• Kenji Kise, Masahiro Sano. Software Distributed Shared Memory System for Many-core Architectures, International Workship on Innovative Architecture for Future Generation High- Performance Pricessors and Systems(IWIA-2011), pp. 1-3, Apr. 2011.
• Shimpei Sato, Shinya Takamaeda, Kenji Kise. DMR mode of SmartCore system, IEEE Pacific Rim International Symposium on Dependable Computing (PRDC'10), Dec. 2010.
• Yusuke Yamada, Ryotaro Kobayashi, Yuhta Wakasugi, Kenji Kise. A Preliminary Study on Dynamic Core Resource Allocation Mechanism for Flexible Multicore Architecture, International Symposium on Low-Power and High-Speed Chips (COOL Chips), p. 154, Apr. 2009.
• Tomohide Takahashi, Ryotaro Kobayashi, Yuta Wakasugi, Kenji Kise. A Preliminary Study on Adaptable Data Access Support for Manycore, International Symposium on Low-Power and High-Speed Chips (COOL Chips), p. 157, Apr. 2009.
• Shinya Takamaeda, Shinpei Watanabe, Shimpei Sato, Koh Uehara, Yuta Wakasugi, Naoki Fujieda, Yosuke Mori, Kenji Kise. Scalabe Core: High-Speed Prototyping System for Many-Core Processors, International Symposium on Low-Power and High-Speed Chips (COOL Chips), p. 161, Apr. 2009.
• Toshinori Sato, Hironori Nakajo, Kenji Kise. Introduction to the Special Issue on the 2007 Advanced Low Power Systems Workshop, COMPUTER ARCHITECTURE NEWS, Vol. 35, No. 5, pp. 1-2, Dec. 2008.
• Kenji Kise, Takahiro Katagiri, HIroki Honda, Toshitsugu Yuba. Towards Scalable and Simple Software-DSM Systems, 20th ACM Symposium on Operating Systems Principles, Oct. 2005.
• Kenji Kise, takahiro Katagiri, HIroki Honda, Toshitsugu Yuba. Towards A Common Emulation infrastructure with Large-Scale FPGA, Workshop on Architecture Research using FPGA Platforms(WARFP2005) held in conjunction with the HPCA-11, Feb. 2005.
• Kenji Kise, Takahiro Katagiri, Hiroki Honda, Toshitsugu Yuba. The Bimode++ Branch Predictor, Proceedings of the Innovative Architecture on Future Generation High-Performance Processors and Systems(IWIA-2005), IEEE Computer Society, pp. 19-26, 2005.
• Kenji Kise. An International Symposium on Low-Power and High-Speed Chips, COOL Chips Ⅶ, 電子情報通信学会誌, Vol. 87, No. 11, p. 995, Nov. 2004.
• Takashiro Katagiri, Kenji Kise, Hiroki Honda, Toshitsugu Yuba. Towards Performance Portability Framework for Numerical Libraries, Eleventh SIAM Conference on Parallel Processing for Scientific Computing(PP04), MS37 POrtable Parallel Numerical Libraries for Various Types of Architectures, Feb. 2004.
• Kenji Kise, Takahiro Katagiri, Hiroki Honda, Toshitsugu Yuba. A Super Instruction-Flow Architecture for High Performance and Low Power Processors, Proceedings of the Innovative Architecture on Future Generation High-Performance Processors and Systems(IWIA-2004), IEEE Computer Society, pp. 10-19, 2004.

Domestic Conference (Not reviewed / Unknown)

• Kenji Kise. Research on High-Performance Hardware Sorting Accelerators (Invited Talk), IEICE RECONF2018-14, p. 71, May 2018.
• Thiem Chu Van, Kenji Kise. Trace-Driven Emulation of Large-Scale Networks-on-Chip on FPGAs, IEICE RECONF2016-74, pp. 153-158, Jan. 2017.
• Tomohiro Misono, Kenji Kise. FPGAアクセラレーションを可能にするストリーミングフレームワークの拡張, コンピュータシステム・シンポジウム（ComSys2016), Nov. 2016.
• 齋藤 誠, Susumu Mashimo, Thiem Chu Van, Kenji Kise. FPGAを用いたソーティングアクレラレータのためのマージネットワークの改良, 電子情報通信学会研究報告RECONF2016-42, pp. 13-18, Nov. 2016.
• Thiem Chu Van, Kenji Kise. FPGAを用いたFat TreeベースNoCの高速エミュレーション, 電子情報通信学会研究報告 CPSY2016-24, pp. 161-166, Aug. 2016.
• Eri Ogawa, Kenji Kise. SDDの耐久性を高めるキャッシュアーキテクチャの検討, 情報処理学会第７８回全国大会, Mar. 2016.
• Yuki Matsuda, Eri Ogawa, Tomohiro Misono, Ryohei Kobayashi, Kenji Kise. Frix: Feasible and Reconfigurable IBM PC Compatible SoC, 情報処理学会第７８回全国大会, 第78回全国大会講演論文集, Vol. 2016, No. 1, pp. 151-152, Mar. 2016.
• Paniti Achararit, Yuki Matsuda., Kenji Kise. An Approach to Real Time Tennis Ball Speed Analysis on Tablet PC, 情報処理学会第７８回全国大会, Mar. 2016.
• Robin Kase, Thiem Van Chu, Kenji Kise. Efficient Use Space Scheduler Library for FreeRTOS, 情報処理学会第７８回全国大会, Mar. 2016.
• Susumu Mashimo, Yuki Matsuda, Kenji Kise. Fast Merge Network for Sorting on FPGA, 情報処理学会第７８回全国大会, Mar. 2016.
• Thiem Van Chu, Kenji Kise. Enabling Fast Thousand-Core Processor Emulation using FPGAs, 情報処理学会第７８回全国大会, Mar. 2016.
• Shingo Ohya, Eri Ogawa, Kenji Kise. FPGAシステムにおけるデータ圧縮を活用したSkewed DRAMキャッシュ, 情報処理学会第７８回全国大会, Mar. 2016.
• Hiroto Kawai, Tomohiro Misono, Kenji Kise. GPGPU-Simの並列化, 情報処理学会第７８回全国大会, Mar. 2016.
• Takuma Usui, Susumu Mashimo, Yuki Matsuda, Ryohei Kobayashi, Kenji Kise. 世界最速のFPGAソーティングアクセラレータの初期検討, 情報処理学会第７８回全国大会, 第78回全国大会講演論文集, Vol. 2016, No. 1, pp. 149-150, Mar. 2016.
• Masashi Fujinami, Susumu Mashimo, Kenji Kise. Verilog HDLで記述するRISC-V命令セットのアウトオフオーダ実行プロセッサ, 情報処理学会第７８回全国大会, Mar. 2016.
• Tomohiro Misono, Kenji Kise. PC-FPGA 統合フレームワークの比較評価, 情報処理学会第７８回全国大会, Mar. 2016.
• Kairi Okumura, Ryohei Kobayashi, Kenji Kise. SSDの並列性を引き出すI/Oスケジューラ, 情報処理学会SIGOS, 研究報告システムソフトウェアとオペレーティング・システム（OS）, Nov. 2015.
• Ryohei Kobayashi, Kenji Kise. FPGAを用いた世界最速のソーティングハードウェアの実現に向けた試み, 電子情報通信学会研究報告RECONF2015, 電子情報通信学会技術研究報告 = IEICE technical report : 信学技報, 東京 : 電子情報通信学会, Vol. 115, No. 109, pp. 65-70, June 2015.
• Ryohei Kobayashi, Kenji Kise. FPGAベースのソーティングアクセラレータの設計と実装, 電子情報通信学会研究報告CRSY2015, 電子情報通信学会技術研究報告 = IEICE technical report : 信学技報, 東京 : 電子情報通信学会, Vol. 115, No. 8, pp. 25-30, Apr. 2015.
• Ryohei Kobayashi, Kenji Kise. Ultra High-speed FPGA Accelerator for Sorting Application, 情報処理学会第７７回全国大会, 第77回全国大会講演論文集, Vol. 2015, No. 1, pp. 25-26, Mar. 2015.
• Kairi Okumura, Kenji Kise. Linuxコンテナ稼動環境のための斬新な資源管理, 情報処理学会第７７回全国大会, Mar. 2015.
• Tomohiro Misono, Kenji Kise. System Software Of A Future Computer System With Mesh Interconnect, 情報処理学会第７７回全国大会, Mar. 2015.
• Eri Ogawa, Kenji Kise. Linuxの動くFPGAシステムを３倍速くする試み, 情報処理学会第７７回全国大会, Mar. 2015.
• Takuma Usui, Kenji Kise. 手軽な外付けFPGAアクセラレータによるソーティングの高速化, 情報処理学会第７７回全国大会, Mar. 2015.
• Haruka Mori, Kenji Kise. DRAMリソースに着目したメニーコアソフトプロセッサの性能チューニング, 情報処理学会第７７回全国大会, Mar. 2015.
• Thiem Van Chu, Kenji Kise. A Novel Time-Division Multiplexing Approach for Emulation NoC Architectures on FPGAs, 情報処理学会第７７回全国大会, Mar. 2015.
• Kenji Kise. コンピュータアーキテクチャ研究とハードウエア試作, 電子情報通信学会 機能集積情報システム研究会, Mar. 2015.
• Kenji Kise. コンピューティングシステム・アーキテクチャ研究とハードウエア試作, 電子情報通信学会北陸支部講演会, Mar. 2015.
• Takuma Usui, Ryohei Kobayashi, Kenji Kise. USB3.0接続の手軽で高速なFPGAアクセラレータの設計と実装, 電子情報通信学会研究報告RECONF2015, 電子情報通信学会技術研究報告 = IEICE technical report : 信学技報, 東京 : 電子情報通信学会, Vol. 114, No. 428, pp. 205-210, Jan. 2015.
• Yuki Matsuda, Eri Ogawa, Tomohiro Misono, Naoki Fujieda, 市川 周一, Kenji Kise. MieruSys プロジェクト：複数のFPGAを用いた先進的な計算機システムの開発, 電子情報通信学会研究報告RECONF2015, pp. 211-216, Jan. 2015.
• Thiem Van Thiem, Shimpei Sato, Kenji Kise. Challenge for Ultrafast 10K-Node NoC emulation on FPGA, 電子情報通信学会研究報告RECONF2014-21, pp. 23-28, Sept. 2014.
• Haruka Mori, Kenji Kise. 大規模FPGAをターゲットとするメニーコアプロセッサの設計と性能評価, 電子情報通信学会研究報告CRSY2014-18, pp. 49-54, July 2014.
• Haruka Mori, Shimpei Sato, Chu Van Thiem, Kenji Kise. Design and Implementation of Manycore Processor for a Large FPGA, 情報処理学会第76回全国大会, Mar. 2014.
• Hiroshi Nakatsuka, Kenji Kise. FPGA Area Reduction with Uncommon Usage of Reset Signals, 情報処理学会第76回全国大会, Mar. 2014.
• Ryohei Kobayashi, Kenji Kise. FPGAの消費電力を削減するHDLコーディング手法の検討, 第76回全国大会講演論文集, Vol. 2014, No. 1, pp. 25-26, Mar. 2014.
• Hiroshi Nakatsuka, Takakazu Ikeda, Kenji Kise. FPGAの特徴に着目した動作周波数の向上による汎用プロセッサの高速化, 情報処理学会研究報告2014-ARC-208, No. 5, pp. 1-2, Jan. 2014.
• Shinya Yamazaki, Kenji Kise. メモリ抽象化フレームワークPyCoRAMを用いたソフトプロセッサ混載FPGAアクセラレータの開発, The 1st IPSJ SIG-ARC High-Performance Processor Design Contest, 情報処理学会研究会研究報告2014-ARC-208, No. 8, pp. 1-4, Jan. 2014.
• Shimpei Sato, Kenji Kise. ArchHDLによるハードウェア記述の実践, 情報処理学会研究報告2014-ARC-208, No. 21, Jan. 2014.
• Shimpei Sato, Kenji Kise. ハードウェアモデリング言語ArchHDLからVerilog HDLへのトランスレータの設計, 電子情報通信学会研究報告CPSY2013, pp. 1-6, Oct. 2013.
• Ryosuke Sasakawa, Shimpei Sato, Kenji Kise. 高信頼メニーコアシステムSmartCoreにおけるTMR実行の提案と評価, 電子情報通信学会研究報告CPSY2013, pp. 7-12, Oct. 2013.
• Kenji Kise. シンプルな計算機システムと組込みシステムの作り方と使い方～そこから見えてきたいまどきのハードとソフトの学び方（チュートリアル）, 組込みシステム シンポジウム2013（ESS2013), Oct. 2013.
• Shinya Yamazaki, Kenji Kise. FPGAプロトタイピング向けメモリ管理フレームワークの開発, 電子情報通信学会研究報告RECONF2013-35, pp. 1-6, Sept. 2013.
• Tatsuya Kaneko, Shimpei Sato, Kenji Kise. ArchHDLで記述したハードウェアの論理シュミレーションの高速化, 情報処理学会研究報告2013-ARC-206, No. 25, pp. 1-8, Aug. 2013.
• Ryosuke Sasakawa, Kenji Kise. NoCのためのロングエッジファーストルーティングの提案と評価, 情報処理学会研究報告2013-ARC-206, No. 25, pp. 1-8, July 2013.
• Shimpei Sato, Kenji Kise. Ｃ++をベースとする新しいハードウェア記述の検討, 情報処理学会研究報告 2013-ARC-205, pp. 1-7, Apr. 2013.
• Yuichiroh Tanaka, Tomoyuki Nagatsuka, Kenji Kise. 世界最小ソフト・プロセッサの設計, 情報処理学会第75回全国大会, Mar. 2013.
• Shinya Takamaeda, Kenji Kise. FPGAベースアクセラレータ向けメモリプレフェッチ機構の検討, 情報処理学会第75回全国大会, Mar. 2013.
• Yuichiroh Tanaka, Ryosuke Sasakawa, Shimpei Sato, Kenji Kise. 世界最小ソフトプロセッサの設計と応用, 情報処理学会研究報告 2013-EMB-28, No. 26, pp. 1-6, Mar. 2013.
• Shinya Takamaeda, Kenji Kise. RTL静的解析によるFPGAアクセラレータ向けアプリケーション特化メモリプリフェッチャー, 情報処理学会研究報告 2013-ARC-204, No. 1, pp. 1-5, Mar. 2013.
• Ryohei Kobayashi, Shinya Takamaeda-Yamazaki, Kenji Kise. Design of Synchronization Mechanism to Conquer the Clock Oscillator Variation for High Performance Stencil Computation Accelerator, 情報処理学会第75回全国大会, 第75回全国大会講演論文集, Vol. 2013, No. 1, pp. 133-134, Mar. 2013.
• Haruka Asano, Kenji Kise. メッシュ/トーラス接続型スーパコンピュータ向けタスク配置手法MOPTの高速化, 情報処理学会第75回全国大会, Mar. 2013.
• Kenji Kise. ウルトラスモールソフトプロセッサを用いたメニーコアプロセッサ, 情報処理学会研究報告 2013-ARC-204, No. 3, pp. 1-3, Mar. 2013.
• Shunya Igarashi, Ryosuke Sasakawa, Kenji Kise. On-Chip Router Architecture for Detecting Soft Errors, 情報処理学会第75回全国大会, Mar. 2013.
• Takakazu Ikeda, Kenji Kise. A write request issue approach considering bank level request frequency with bank partitioning, 情報処理学会第75回全国大会, Mar. 2013.
• Ryosuke Sasakawa, Shimpei Sato, Kenji Kise. NoCにおけるロングエッジファースト（LEF)ルーティングの提案, 情報処理学会第75回全国大会, Mar. 2013.
• Tomoyuki Nagatsuka, Kenji Kise. 効率的なCoreSymphony アーキテクチャの実装, 情報処理学会第75回全国大会, Mar. 2013.
• Ryohei Kobayashi, 高前田(山崎)伸也, Kenji Kise. メッシュ接続FPGAアレーを用いた高性能ステンシル計算機の設計と実装, 電子情報通信学会技術研究報告 = IEICE technical report : 信学技報, 東京 : 電子情報通信学会, Vol. 112, No. 377, pp. 159-164, Jan. 2013.
• Ryosuke Sasakawa, Naoki Fujieda, Shinya Takamaeda, Kenji Kise. ネットワークオンチップにおける仮想チャネル利用法の再考, 電子情報通信学会研究報告 CPSY-2012-51, Nov. 2012.
• Shinya Takamaeda, Naoki Fujieda, Kenji Kise. Network Performance of Multifunction On-chip Router Architectures, 電子情報通信学会研究報告 CPSY2012-52, Nov. 2012.
• Kenji Kise. ディペンダブルVLSIのための高機能NoC ルータアーキテクチャ, 情報処理学会研究報告 2012-EMB-26(5), pp. 1-7, Sept. 2012.
• Takakazu Ikeda, Shinya Takamaeda, Kenji Kise. ロード命令のプログラムカウンタに着目したメモリスケジューリング手法, 情報処理学会研究報告 2012-ARC-201(10), pp. 1-9, Aug. 2012.
• Naoki Fujieda, Kenji Kise. CMP向け分散キャッシュにおけるディレクトリの余剰エントリの活用手法, 先進的計算基盤システムシンポジウム, SACSIS2012 論文集, pp. 8-9, May 2012.
• Takahiro Ueno, Tomoyuki Nagatsuka, Yoshito Sakaguchi, Kenji Kise. CoreSymphonyにおける命令ステアリングの検討, 情報処理学会第74回全国大会, Mar. 2012.
• Shinya Takamaeda, Kenji Kise, Mitsuru Satoh. 集約光インターコネクトにおける高性能トラフィックスケジューラ, 情報処理学会第74回全国大会, Mar. 2012.
• Yoshito Sakaguchi, Tomoyuki Nagatsuka, Kenji Kise. CoreSymphony P605プロセッサのフロントエンドの実装, 情報処理学会第74回全国大会, Mar. 2012.
• Takayuki Matsumura, Kenji Kise. ALUカスケーディングと先行実行を併用するプロセッサ, 情報処理学会第74回全国大会, Mar. 2012.
• Shintarou Sano, Kenji Kise. 計量でシンプルなマルチコアシュミレータの開発, 情報処理学会第74回全国大会, Mar. 2012.
• Ryosuke Sasakawa, Shimpei Sato, Kenji Kise. SmartCoreシステムのデッドロック回避, 情報処理学会第74回全国大会, Mar. 2012.
• Tomoyuki Nagatsuka, Kenji Kise. CoreSymphonyにおける命令キャッシュの効率化, 情報処理学会第74回全国大会, Mar. 2012.
• Naoaki Ohkubo, Kenji Kise. インプレース実行型プロセッサCRIBにおける内部データ転送の効率化, メッシュ接続FPGAアレーにおけるステンシル計算の検討, Mar. 2012.
• Takakazu Ikeda, Kenji Kise. メニーコアプロセッサにおける仮想チャネルの効率的利用法, 情報処理学会第74回全国大会, Mar. 2012.
• Ryohei Kobayashi, Shintarou Sano, 高前田(山崎)伸也, Kenji Kise. メッシュ接続FPGAアレーにおけるステンシル計算の検討, 情報処理学会第74回全国大会, 第74回全国大会講演論文集, 一般社団法人情報処理学会, Vol. 2012, No. 1, pp. 107-108, Mar. 2012.
• Shinya Takamaeda, Shimpei Sato, Kenji Kise. 高機能ルータを利用したＤＭＲ実行メニーコアにおける効率的なタスク配置手法の検討, 情報処理学会研究報告 2011-ARC-199, pp. 1-8, Mar. 2012.
• Ryosuke Sasakawa, Shimpei Sato, Kenji Kise. 2次元メッシュ上のマルチキャスト通信における使用仮想チャネル数の削減, 情報処理学会研究報告 2011-ARC-199, pp. 1-4, Mar. 2012.
• Naoaki Ohkubo, Kenji Kise. インプレース実行型プロセッサCRIBにおける効率的な浮動小数点命令実行手法, 電子情報通信学会, ICD2011-113, p. 67, Dec. 2011.
• Takakazu Ikeda, Shimpei Sato, Kenji Kise. 冗長実行時のSmartCoreシステムの性能評価, 情報処理学会研究報告 2011-ARC-197（32）/2011-HPC-132(32), pp. 1-8, Nov. 2011.
• Shintarou Sano, Kenji Kise. メッシュ／トーラス接続網に適したタスク配置手法, 情報処理学会研究報告 2011-HPC-132（15）/2011-ARC-197(15), pp. 1-9, Nov. 2011.
• Shimpei Sato, Ryosuke Sasakawa, Kenji Kise. Distributed Shared-Buffer Noc ルータのためのパイプラインバイパス手法の改良, 情報処理学会研究報告 2011-ARC-196, pp. 1-9, July 2011.
• Naoki Fujieda, Kenji Kise. CMP向け分散キャッシュにおけるキャッシュパーティショニング方式, 情報処理学会研究報告 2011-ARC-196, pp. 1-8, July 2011.
• Shinya Takamaeda, Kenji Kise. DMAベースメニーコアにおける通信オーバーヘッド削減手法, 情報処理学会研究報告 2011-ARC-196, pp. 1-6, July 2011.
• Masahiro Sano, Kenji Kise. Software managed memory system for many-core architectures, 情報処理学会研究報告 2011-OS-118, pp. 1-8, July 2011.
• Ryosuke Sasakawa, Shinya Takamaeda, Naoki Fujieda, Kenji Kise. ScalableCoreシステムの挙動検証～ソフトウェアシュミレータと比較して～, 先進的計算基盤システムシンポジウム SACSIS2011, SACSIS2011 論文集, pp. 262-263, May 2011.
• Tomoyuki Nagatsuka, Yoshito Sakaguchi, Takayuki Matsumura, Kenji Kise. CoreSymphonyの実現に向けた高性能フロントエンドアーキテクチャ, 情報処理学会研究報告 2011-ARC-195, pp. 1-8, Apr. 2011.
• Takayuki Matsumura, Yoshito Sakaguchi, Kenji Kise. Performance comparison of processores with different micro architectures, International Symposium on Low-Power and High-Speed Chips (COOL Chips), p. 1, Apr. 2011.
• Tomoyuki Nagatsuka, Kenji Kise. CoreSymphonyにおける分岐予想器の分散化, 情報処理学会第73回全国大会, Vol. 1, No. 1H-5, pp. 59-60, Mar. 2011.
• Yoshito Sakaguchi, Takayuki Matsumura, Tomoyuki Nagatsuka, Kenji Kise. CoreSymphonyの実現に向けたコアアーキテクチャの検討, 情報処理学会研究報告 2011-ARC-194, pp. 1-4, Mar. 2011.
• Ken Kiyou, Shimpei Sato, Kenji Kise. Distributed Shared-buffer ルータの遅延を削減するパイプラインバイパス方式, 情報処理学会研究報告 2011-ARC-194, pp. 1-10, Mar. 2011.
• Yousuke Mori, Shintarou Sano, Masahiro Sano, Kenji Kise. 並列プログラムの開発と性能解析を支援するオンチップネットワーク可視化, 情報処理学会研究報告 2011-ARC-194, pp. 1-10, Mar. 2011.
• Kenji Kise. 計算機システム研究のためのハードウェア試作, 情報処理学会第73回全国大会, Vol. 1, No. 3A-3, pp. 5-6, Mar. 2011.
• Shimpei Sato, Kenji Kise. メニーコアプロセッサの空間冗長性を利用するＴＭＲの提案, 情報処理学会第73回全国大会, Vol. 1, No. 3A-4, pp. 7-8, Mar. 2011.
• Naoki Fujieda, Kenji Kise. MIPSソフトプロセッサへの浮動小数点演算ユニットの実装と評価, 情報処理学会第73回全国大会, Vol. 1, No. 4A-2, pp. 17-18, Mar. 2011.
• Yousuke Mori, Kenji Kise. MCViwer：オンチップネットワークを可視化する高機能ツール, 情報処理学会第73回全国大会, Vol. 1, No. 6H-5, pp. 137-138, Mar. 2011.
• Shinya Takamaeda, Kenji Kise. HWメニーコアシュミレータScalabeCoreシステムの高速化, 情報処理学会第73回全国大会, Vol. 1, No. 1H-6, pp. 61-62, Mar. 2011.
• Ken Kiyou, Kenji Kise. メニーコアプロセッサのオンチップネットワークに関する研究, 情報処理学会第73回全国大会, Vol. 1, No. 6H-2, pp. 131-132, Mar. 2011.
• 佐野正治, Kenji Kise. メニーコアアーキテクチャ向けソフトウェア分散共有メモリ, 情報処理学会第73回全国大会, Vol. 1, No. 6H-3, pp. 133-134, Mar. 2011.
• Yoshito Sakaguchi, Takayuki Matsumura, Kenji Kise. スーパースカラ版 MIPSCOREの実装と評価, 情報処理学会第73回全国大会, Vol. 1, No. 1H-2, pp. 53-54, Mar. 2011.
• Shintarou Sano, Kenji Kise. メニーコアプロセッサのためのタスク配置手法 RMAPの評価, 情報処理学会第73回全国大会, Vol. 1, No. 6H-4, pp. 135-136, Mar. 2011.
• Takayuki Matsumura, Yoshito Sakaguchi, Kenji Kise. マイクロアーキテクチャの異なるプロセッサの性能比較, 情報処理学会第73回全国大会, Vol. 1, No. 1H-4, pp. 57-58, Mar. 2011.
• Ryosuke Sasakawa, Kenji Kise. 縮小レジスタを用いる先行実行プロセッサ, 情報処理学会第73回全国大会, Vol. 1, No. 1H-7, pp. 63-64, Mar. 2011.
• Mochamad Asri, Kenji Kise. Speeding processor up by employing instruction register, 情報処理学会第73回全国大会, Vol. 1, No. 1H-3, pp. 55-56, Mar. 2011.
• Shinya Takamaeda, Ryosuke Sasakawa, Kenji Kise. FRGAによるメニーコアシュミレータScalableCoreシステムの正当性検証, 電子情報通信学会研究報告 RECONF2010-81, pp. 187-192, Jan. 2011.
• Naoki Fujieda, Kenji Kise. FPGAによる高速で扱いやすいLCD表示器の実装と評価, 電子情報通信学会研究報告 RECONF2010-82, pp. 193-198, Jan. 2011.
• Yoshito Sakaguchi, Shinya Takamaeda, Kenji Kise. ScalableCoreシステム2.0の実装と評価, 電子情報通信学会研究報告 RECONF, pp. 121-126, Sept. 2010.
• Yoshito Sakaguchi, Mochamad Asri, Shinya Takamaeda, Haruhiko Kaneko, Kenji Kise. 誤り訂正符号を用いた計量な高速シリアル通信機構の実装と評価, 電子情報通信学会研究報告 ＣＰＳＹ2010-19, pp. 67-72, Aug. 2010.
• takefumi miyoshi, Kenji Kise, Hidetsugu Irie, 吉永努. コンパイラとランタイムによるソフトウェアキャッシュの更新オーバーヘッド隠蔽手法, 情報処理学会研究報告 2010-ARC-190, pp. 1-12, Aug. 2010.
• Shinya Takamaeda, Shimpei Sato, Takefumi Miyoshi, Kenji Kise. メニーコアアーキテクチャのＨＷ評価環境 ScalableCore システムの活用～ディペンダブルプロセッサの実装～, 先進的計算基盤システムシンポジウム, SACSIS論文集, pp. 115-116, May 2010.
• Masahiro Sano, Shinya Takamaeda, 芝哲史, 曹哲, Sohei Ito, 川合秀実, 笹田耕一, Kenji Kise. Mieruシステムソフトウェア, 情報処理学会研究報告 2010-ARC-189, pp. 1-9, Apr. 2010.
• Yousuke Mori, Koh Uehara, Kenji Kise. メニーコアプロセッサにおけるオンチップネットワークの可視化ツールの開発, 情報処理学会第72回全国大会, Vol. 1, No. 2M-8, pp. 177-178, Mar. 2010.
• Shintarou Sano, Masahiro Sano, Shimpei Sato, takefumi miyoshi, Kenji Kise. メニーコアプロセッサの性能向上を目指すタスク配置手法, 情報処理学会第72回全国大会, Vol. 1, No. 4M-3, pp. 197-198, Mar. 2010.
• Yoshito Sakaguchi, Yuta Wakasugi, takefumi miyoshi, Kenji Kise. コア融合アーキテクチャのためのプログラムの振舞いに着目した融合コア数の制御, 情報処理学会第72回全国大会, Vol. 1, No. 3M-3, pp. 183-184, Mar. 2010.
• Masaru Iritani, takefumi miyoshi, Kenji Kise. メニーコアプロセッサにおける効率的なキャッシュシステム, 情報処理学会第72回全国大会, Vol. 1, No. 3M-4, pp. 185-186, Mar. 2010.
• Yuta Wakasugi, Yoshito Sakaguchi, takefumi miyoshi, Kenji Kise. CMPの遂次性能向上を目指すCoreSymphonyアーキテクチャ, 情報処理学会第72回全国大会, Vol. 1, No. 3M-6, pp. 189-190, Mar. 2010.
• Shinpei Watanabe, Shinya Takamaeda, Ken Kiyou, takefumi miyoshi, Kenji Kise. メニーコアプロセッサ向けプロトタイピングシステムの高速化, 情報処理学会第72回全国大会, Vol. 1, No. 4M-7, pp. 205-206, Mar. 2010.
• Shimpei Sato, takefumi miyoshi, Kenji Kise. メニーコアプロセッサにおけるSmartCoreシステムを用いたReactive NUCAの実装の検討, 情報R処理学会第72回全国大会, Vol. 1, No. 1A-6, pp. 11-12, Mar. 2010.
• Shinya Takamaeda, Kenji Kise. メニーコアプロセッサにおけるコア間通信レイテンシ隠蔽手法の検討, 情報処理学会第72回全国大会, Vol. 1, No. 2M-6, pp. 173-174, Mar. 2010.
• Masahiro Sano, Shintarou Sano, takefumi miyoshi, Kenji Kise. メニーコアプロセッサにおける柔軟なタスク配置を実現する論理コア変換機構, 情報処理学会第72回全国大会, Vol. 1, No. 4M-6, pp. 203-204, Mar. 2010.
• Koh Uehara, Shimpei Sato, Shintarou Sano, Kenji Kise. メニーコアプロセッサの研究・教育を支援する実用的な基盤環境 M-Core, 情報処理学会研究報告 2009-ARC-188, pp. 1-10, Mar. 2010.
• Yuta Wakasugi, Yoshito Sakaguchi, takefumi miyoshi, Kenji Kise. CoreSymphony アーキテクチャのための物理レジスタ管理手法, 情報処理学会研究報告 2009-ARC-188, pp. 1-10, Mar. 2010.
• Ken Kiyou, Shinya Takamaeda, Shinpei Watanabe, takefumi miyoshi, Kenji Kise. マルチプロセッサシステムにおけるルータの実装と評価, 情報処理学会第72回全国大会, Vol. 1, No. 2M-5, pp. 171-172, Mar. 2010.
• Koh Uehara, Shimpei Sato, takefumi miyoshi, Kenji Kise. 洗練されたメニーコアアーキテクチャの開発, 情報処理学会第72回全国大会, Vol. 1, No. 4M-2, pp. 195-196, Mar. 2010.
• Shimpei Sato, Koh Uehara, takefumi miyoshi, Kenji Kise. SmartCoreシステムによるメニーコアプロセッサの信頼性向上手法, 情報処理学会研究報告 2009-ARC-186, pp. 1-6, Jan. 2010.
• takefumi miyoshi, Masaru Iritani, Koh Uehara, 笹田耕一, 小林良太郎, Kenji Kise. Feature-Packing のためのソフトウェアによるメモリ管理手法の実装と評価, 情報処理学会研究報告 2009-ARC-186, pp. 1-6, Jan. 2010.
• Shintarou Sano, Masahiro Sano, Shimpei Sato, takefumi miyoshi, Kenji Kise. メニーコアプロセッサのためのネットワークトラフィックに着目したタスク配置問題の解析と考察, 電子情報通信学会研究報告 CPSY2009-40, pp. 31-36, Nov. 2009.
• Shinya Takamaeda, Shinpei Watanabe, Ken Kiyou, Koh Uehara, Naoki Fujieda, takefumi miyoshi, Kenji Kise. メニーコアアーキテクチャ研究のためのスケーラブルなHW評価環境, 情報処理学会研究報告 2009-ARC-185, pp. 1-10, Oct. 2009.
• Kenji Kise. マルチコアアーキテチャからメニーコアアーキテクチャに向けた試み, FAIS マルチコアプロセッサWorkshop2009, Oct. 2009.
• Shinpei Watanabe, Shinya Takamaeda, Ken Kiyou, Takefumi Miyoshi, Kenji Kise. 小容量FRGAによるスケーラブルなシステム評価環境の構築手法, 電子情報通信学会研究報告 RECONF2009-31, pp. 73-78, Sept. 2009.
• 中田尚, 吉見真聡, 片桐孝洋, Kenji Kise, Yoshio Okamoto, 津邑 公暁. 「Cellチャレンジ2009」実施報告, 情報処理学会研究報告 2009-ARC-184, pp. 1-6, Aug. 2009.
• Yuta Wakasugi, Yoshito Sakaguchi, takefumi miyoshi, Kenji Kise. CoreSymphonyアーキテクチャの高効率化, 情報処理学会研究報告 2009-ARC-184, pp. 1-12, Aug. 2009.
• takefumi miyoshi, Koh Uehara, 笹田耕一, Shintarou Sano, Yousuke Mori, Kenji Kise. メニーコア向けタスクスケジューリングシステムの検討, 情報処理学会研究報告 2009-ARC-184, pp. 1-7, Aug. 2009.
• Shinya Takamaeda, Shinpei Watanabe, Kenji Kise. メニーコアプロセッサの高速プロトタイピングシステムScalable Core, 先進的計算基盤システムシンポジウム, SACSIS2009論文集, pp. 145-146, May 2009.
• Yuta Wakasugi, Naoki Fujieda, Kenji Kise. アーキテクチャ研究をサポートする低コストで効率的なVDECチップ試作・検証システムの開発と応用, 先進的計算基盤システムシンポジウム, SACSIS2009論文集, pp. 134-135, May 2009.
• Haruki Satoshiro, Kenji Kise, Akihiko Konagaya. Cell/B.E.におけるSIMD論理関数を利用した編集距離計算の実装法, 先進的計算基盤システムシンポジウム, SACSIS2009論文集, pp. 100-101, May 2009.
• Yuta Wakasugi, Shimpei Sato, Koh Uehara, Naoki Fujieda, Shinpei Watanabe, Shinya Takamaeda, Yousuke Mori, Kenji Kise. 極めて低コストで効率的なVDECチップ試作・検証システムの開発と応用, 情報処理学会研究報告 2009-ARC-183, pp. 1-8, Apr. 2009.
• Yousuke Mori, Kenji Kise. CacheCoreの動的最適化による積極的なデータ供給支援, 情報処理学会第71回全国大会, No. 6K-1, pp. 135-136, Mar. 2009.
• Shinya Takamaeda, Shinpei Watanabe, Kenji Kise. メニーコアプロセッサの高速プロトタイピングシステムScalableCoreの提案, 情報処理学会第71回全国大会, No. 3K-1, pp. 91-92, Mar. 2009.
• 坂井修一, Masahiro Fujita, 五島正裕, Kenji Kise. 超ディペンダブルVLSIへの挑戦, 電子情報通信学会 2009年総合大会, Mar. 2009.
• Kenji Kise. 次世代計算機システムの中核技術を探るーマルチコアプロセッサの先端研究ー, JEITA情報システム技術シンポジウム～雲につながる世界～, Jan. 2009.
• Yousuke Mori, Akira Moriya, Naoki Fujieda, Kenji Kise. マルチコアにおけるオーバヘッド解析を用いたキャッシュコアの最適化, 情報処理学会研究報告 2009-ARC-181, pp. 105-110, Jan. 2009.
• Kenji Kise. さあ、マルチコアプロセッサの時代です！, 情報処理, Vol. 49, No. 12, pp. 1403-1406, Dec. 2008.
• Kenji Kise, Shimpei Sato, Akira Moriya, Naoki Fujieda, Yuta Wakasugi, Shinpei Watanabe, Koh Uehara, Yousuke Mori, Shinya Takamaeda, 高橋朝英, 棟岡朋也, 山田裕介, Katsuhiko Gondow, 小林良太郎, takefumi miyoshi, 中條拓伯. MieruPCプロジェクト：中身が見える計算機システムを構築する研究・教育プロジェクト, コンピュータシステム・シンポジウム（ComSys2008）, Nov. 2008.
• Shinpei Watanabe, Naoki Fujieda, Yuta Wakasugi, Shinya Takamaeda, Yousuke Mori, Kenji Kise. MIPSシステムシュミレータSimMipsを活用した組込みシステム開発の検討, 情報処理学会研究報告 2008-EMB-10, pp. 23-28, Nov. 2008.
• Kenji Kise, Koh Uehara, Shimpei Sato. メニーコアプロセッサのディペンダビリティ向上と高性能を目指すSmartCoreシステム, 情報処理学会研究報告 2008-ARC-180, pp. 49-52, Oct. 2008.
• Koh Uehara, Shimpei Sato, Akira Moriya, Naoki Fujieda, Shinya Takamaeda, Shinpei Watanabe, takefumi miyoshi, 小林良太郎, Kenji Kise. シンプルで効率的なメニーコアアーキテクチャの開発, 情報処理学会研究報告 2008-ARC-180, pp. 39-44, Oct. 2008.
• takefumi miyoshi, 笹田耕一, 小林良太郎, Koh Uehara, Kenji Kise. Feature-Packingのためのソフトウェアによるメモリ管理手法の検討, 情報処理学会研究報告 2008-ARC-180, pp. 45-48, Oct. 2008.
• 津邑 公暁, 吉見真聡, 中田尚, 片桐孝洋, Kenji Kise. 「Cellスピードチャレンジ2008」実施報告, 情報処理学会研究報告 2008-ARC-179, pp. 103-108, Aug. 2008.
• 笹田耕一, takefumi miyoshi, Kenji Kise, 小林良太郎. メニーコアプロセッサ時代を拓くシステムソフトウェアへの挑戦, 情報処理学会研究報告 2008-OS, pp. 66-74, Apr. 2008.
• Yuta Wakasugi, Kenji Kise. プロセッサコアの融合を実現するCoreSymphonyアーキテクチャ, 電子情報通信学会東京支部学生会研究会発表会, No. D-6, p. 227, Mar. 2008.
• Kenji Kise. メニ-コアプロセッサ時代に向けた幾つかの試み, JEITAマイクロプロセッサ専門委員会マルチコア懇談会, Mar. 2008.
• Shimpei Sato, Akira Moriya, Kenji Kise. 計算機アーキテクチャ研究を加速するプロセッサシュミレータSimCellの開発とその応用, 電子情報通信学会東京支部学生会研究発表会, No. D-6, p. 228, Mar. 2008.
• Naoki Fujieda, Shimpei Sato, Kenji Kise. 二重分岐ヒントを考慮したソフトウェア分岐予測の可能性検討, 情報処理学会研究報告 2008-ARC-177, pp. 121-126, Mar. 2008.
• Yuta Wakasugi, Kenji Kise. マルチコア・プロセッサにおける単純で合理的なコア・フュージョン機構の実装, 情報処理学会第70回全国大会, No. 4N-8, pp. 109-110, Mar. 2008.
• Naoki Fujieda, Kenji Kise. 洗練されたソフトウェア分岐予測の実現をめざす分岐命令プロファイリング手法, 情報処理学会第70回全国大会, No. 4N-7, pp. 107-108, Mar. 2008.
• Kenji Kise. 次世代計算機システムの中核技術を探る-マルチコア、メニーコア時代のプロセッサ技術展望-, JEITA情報システム技術シンポジウム～広がる進化～, Jan. 2008.
• Akira Moriya, Naoki Fujieda, Shimpei Sato, Kenji Kise. The proposal of Cache Core which supports data supply on multifunctional many-core processors, 情報処理学会研究報告2008-ARC-176, pp. 53-58, Jan. 2008.
• Ryotaro Kobayashi, Kenji Kise. Feature-Packing: Architectural-level Techniques for Multifunction Many-core, 情報処理学会研究報告2007-ARC-175, No. 115, pp. 11-15, Nov. 2007.
• Shinya Tahara, Kenji Kise. Examination and estimation of the branch predictors using pattern matching pursing excellent prediction accuracy, 情報処理学会研究報告2007-ARC-175, No. 115, pp. 33-38, Nov. 2007.
• Akira Moriya, Naoki Fujieda, Shimpei Sato, Kenji Kise. マルチコア・プロセッサにおけるSimCellを用いたキャッシュコアの可能性の検討, 第19回 コンピュータシステムシンポジウム, コンピュータシステム・シンポジウム (ComSys 2007), Nov. 2007.
• Shimpei Sato, Naoki Fujieda, Shinya Tahara, Kenji Kise. Design and Implementation of Cell BE Functional Simulator, 情報処理学会研究報告2007-ARC-174, No. 79, pp. 187-192, Aug. 2007.
• Kenji Kise, Masato Yoshimi, Takahiro Katagiri, Hiroshi Nakamura. The Report on Multicore Programming Contest Cell Speed Challenge 2007, 情報処理学会研究報告2007-ARC-174, No. 79, pp. 193-198, Aug. 2007.
• Kenji Kise. メニーコア/マルチコア/タイルの概論, シリコン超集積化システム第165回委員会 第46回研究会「マルチコアプロセッサSoCの現状と今後の展望」, July 2007.
• Sasaki Yutaka, Kenji Kise. ハードウェア分岐予測機構を持たないプロセッサにおけるソフトウェア分岐予測の可能性, 情報処理学会第69回全国大会, Vol. 1, No. 4K-3, pp. 99-100, Mar. 2007.
• Shimpei Sato, Kenji Kise. 多数コアを集積するCMPにおける階層型ネットワークの検討, 情報処理学会第69回全国大会, Vol. 1, No. 2K-1, pp. 65-66, Mar. 2007.
• Kenji Kise, Yutaka Sasaki. Cellプロセッサの分岐ペナルティを軽減するソフトウェア分岐予測の可能性検討, 情報処理学会研究報告2007-ARC-172, pp. 240-250, Mar. 2007.
• Sho Suzuki, Tomoya Sakaguchi, Kenji Kise, Takahiro Katagiri, Toshitsugu Yuba. Extension of S-DSM Development Assistance Tool S-CAT Focusing on Density of Communication Volume, 情報処理学会研究報告2007-DSM-44, pp. 35-40, Mar. 2007.
• Tomohiro Tsukamoro, Kenji Kise, Takahiro Katagiri, Toshitsugu Yuba. An Optimization Compiler Considering Energy Limitation for CPU Energy Reduction, 情報処理学会研究報告2007-ARC-172, pp. 55-60, Mar. 2007.
• Shinya Tahara, Kenji Kise. 分岐履歴のパターンマッチングと命令アドレスを用いた分岐予測精度の検討, 情報処理学会第69回全国大会, Vol. 1, No. 4K-2, pp. 97-98, Mar. 2007.
• Kenji Kise. 現実的な構成を保ちながら大幅な予測ミスの削減を図るgshare+分岐予測, 情報処理学会研究報告2006-EMB-2, Vol. 2006, pp. 13-18, Sept. 2006.
• Masayuki Imamura, Sho Suzuki, Tomioya Sakaguchi, Satoshi Ohshima, Takahiro Katagiri, Kenji Kise, Toshitsugu Yuba. A Performance Comparison of Parallel Applications between Software-DSM and MPI, 情報処理学会研究報告2007-ARC-169, pp. 157-162, Aug. 2006.
• Satoshi Ohshima, Kenji Kise, Takahiro Katagiri, Toshitsugu Yuba. Proposal and Implementation of Parallel GEMM Routine Using CPU and CPU, 先進的計算基盤システムシンポジウム, SACSIS2006論文集, pp. 41-50, May 2006.
• 野口繁一, Kenji Kise, 片桐孝洋, 弓場敏嗣. 不均質なクラスタ環境と対象とするデータ再配置による動的不可分散機構の設計と実装, 情報処理学会研究報告 DSM-40, Mar. 2006.
• 鈴木祥, 坂口朋也, Kenji Kise, 弓場敏嗣. ソフトウェアDSM開発支援ツールを利用したアプリケーションの高速化, 情報R処理学会研究報告 2006-ＡＲＣ/2006-HPC-105, pp. 181-186, Mar. 2006.
• 塚本智博, Kenji Kise, 弓場敏嗣. Alpha アーキテクチャ用COINSマシン記述の実装とGCCとの比較, 情報処理学会研究報告 2006-ARC-166, pp. 49-54, Jan. 2006.
• Kenji Kise. 次世代計算機システムの中核技術を探る, ＪＥＩＴＡ情報システム技術シンポジウム, Dec. 2005.
• Kenji Kise. クラスタコンピュータの構築と研究利用, FIT2005 イベント企画「クラスタコンピューティングはどうなってくの？」, Sept. 2005.
• Kenji Kise, 岩田賢一. 分岐予測の精度と履歴情報との関係にういて, 電子情報通信学会ソサイティ大会, No. A-1-25, Sept. 2005.
• 大島聡史, Kenji Kise, 片桐孝洋, 弓場敏嗣. CPUとGPUの並列処理による行列積和演算方式の提案, pp. 139-144, Aug. 2005.
• 大島聡史, Kenji Kise, 片桐孝洋, 弓場敏嗣. GPUによるBLAS演算の性能評価, 先進的計算基盤シンポジウム, SACSIS2005論文集, pp. 247-248, May 2005.
• Kenji Kise, 片桐孝洋, 本多弘樹, 弓場敏嗣. Clustermaticを用いたＰＣクラスタを試してみませんか？, 先進的計算基盤システムシンポジウム SACSIS2005論文集, pp. 194-195, May 2005.
• 鈴木祥, 坂口朋也, Kenji Kise, 弓場敏嗣. ソフトウェアＤＳＭ上でのアプリケーション実行時間の定式化, 情報処理学会第67回全国大会, Vol. 1, No. 4ZB-4, pp. 177-178, Mar. 2005.
• 坂口朋也, 鈴木祥, Kenji Kise, 弓場敏嗣. 通信粒度予測機構を実装したソフトウェア分散共有メモリ, 情報処理学会第67回全国大会, Vol. 1, No. 4ZB-2, pp. 173-174, Mar. 2005.
• Kenji Kise, Takahiro Katagiri, Hiroki Honda, Toshitsugu Yuba. The Bimode++ Branch Predictor Using the Feature of Extremely Biased Branches, 情報処理学会研究報告2005-ARC-161, Vol. 2005, No. 7, pp. 57-62, Jan. 2005.
• 多忠行, Kenji Kise, 片桐孝洋, 弓場敏嗣. 複数のS-DSMを対象とする開発支援ツールS-CATの設計と実装, pp. 39-44, Jan. 2005.
• Kenji Kise, Hiroshi Tanabe, Tadayuki Ohno, Takahiro Katagiri, Hiroki Honda, Toshitsugu Yuba. S-DSMシステムの受信通知オーバヘッドを削減する方式, 電子情報通信学会技術研究報告CPSY2004-44, Vol. 104, No. 476, pp. 71-76, Dec. 2004.
• Kenji Kise, 片桐 孝洋, 本多 弘樹, 弓場 敏嗣. qn24b: N-queensの解を計算するベンチマークプログラム, FIT2004 第3階 情報科学学術, 第4分冊, No. O11, pp. 38, Sept. 2004.
• 片桐孝洋, Kenji Kise, 本田弘樹, 弓場敏嗣. ユーザ知識を活用するソフトウェア自動チューニングについて, SWoPP 2004, 情報処理学会研究報告 2004-EVA-10, pp. 19-24, Aug. 2004.
• Kenji Kise. 若手のための、行列のできぬ研究相談所, SWoPP 2004 夜のお楽しみセッション, July 2004.
• Kenji Kise, 片桐孝洋, 本多弘樹, 弓場敏嗣. SimCore/Alpha Functional Simulatoの設計, 先進的計算基盤システムシンポジウム SACSIS2004論文集, pp. 121-122, May 2004.
• 片桐孝洋, Kenji Kise, 本多弘樹. 自動チューニング処理記述用ディレクティブ ABCLibScriptの設計と実装, SACSIS2004 論文集, pp. 43-52, May 2004.
• 大島聡史, 檜田敏克, Kenji Kise, 片桐孝洋, 本多弘樹, 弓場敏嗣. 命令レベル並列性を利用したOpenMPによるプロセッサシュミレータの並列実行, 情報処理学会第66回全国大会, Vol. 1, pp. 121-123, Mar. 2004.
• Kenji Kise, Takahiro Katagiri, Hiroki Honda, Toshitsugu Yuba. SimCore/Alpha Functional Simulatorの設計と評価, 情報処理学会研究報告2004-ARC-156, Vol. 2004, No. 12, pp. 31-36, Feb. 2004.
• 片桐孝洋, Kenji Kise, 本多弘樹, 弓場敏嗣. 並列実行環境に依存しない高性能数値計算ライブラリ構築にむけて, ハイパフォーマンスコンピューティングと計算科学シンポジウム（HPCA2004), pp. 77-78, Jan. 2004.
• Kenji Kise, Takahiro Katagiri, Hiroki Honda, Toshitsugu Yuba. Bimode-Plus Branch Predictor, 電子情報通信学会技術研究報告CPSY2003-10, Vol. 103, No. 248, pp. 25-30, Aug. 2003.
• 片桐孝洋, Kenji Kise, 本多弘樹, 弓場敏嗣. 実行起動前最適化層を有する 自動チューニングソフトウエア構成方式の提案, 先進的計算基盤シンポジウム, SACSIS2003 論文集, pp. 159-160, May 2003.
• 吉川克哉, 城田祐介, Kenji Kise, 本多弘樹, 弓場敏嗣. マルチクラスタ用ソフトウェア分散共有メモリの提案, 情報処理学会第65回全国大会, No. 3ZB-1, Mar. 2003.
• 吉川克哉, 城田祐介, Kenji Kise, 本多弘樹, 弓場敏嗣. マルチクラスタ向けソフトウエア分散共有メモリの提案, マルチクラスタ向けソフトウェア分散共有メモリの提案, 情報処理学会研究報告 2003-ＡＲＣ-152（ＨＯＫＫＥ-2003）, pp. 31-36, Mar. 2003.
• 檜田敏克, Kenji Kise, 本多弘樹, 弓場敏嗣. キャッシュラインの時間情報を利用するTime Based Filterの提案, 情報処理学会研究報告 2003-ARC-152（HOKKE-2003), pp. 97-102, Mar. 2003.
• 堀内律之, 吉川克哉, 城田祐介, Kenji Kise, 本多弘樹, 弓場敏嗣. プロファイルを利用したDSMプログラムのパフォーマンスチューニング, 情報処理学会第65回全国大会, No. 5Z-7, Mar. 2003.
• 片桐孝洋, Kenji Kise, 本多弘樹, 弓場敏嗣. FIBER:汎用的な自動チューニング機能の付加を支援するソフトウエア構成方式, 情報処理学会研究報告 2003-HPC-94, pp. 1-6, Jan. 2003.
• Kenji Kise, Takahiro Katagiri, Hiroki Honda, Toshitsugu Yuba. Processor Architecture to Enhance the Control Flow Code Execution, 情報処理学会研究報告2002-ARC-150, Vol. 2002, No. 112, pp. 101-106, Nov. 2002.
• 深川保, Kenji Kise, 本多弘樹, 弓場敏嗣. 分散メモリシステム上でのOpenMPによるマイクロデータフロー処理, 情報処理学会研究報告 2002-ＨＰ-91, pp. 113-118, Aug. 2002.
• Kenji Kise, Hiroki Honda, Toshitsugu Yuba. SimAlpha: C++で記述したもうひとつのAlphaプロセッサシミュレータ, 情報処理学会研究報告2002-ARC-149, Vol. 2002, No. 81, pp. 163-168, Aug. 2002.
• 高田亮, Kenji Kise, 本多弘樹, 弓場敏嗣. カットオフの短い相互作用の計算の高速化を目指した粒子シミュレーション用並列計算機DEM-1の提案, 並列処理シンポジウム(JSPP'S 01）, pp. 287-294, May 2002.
• 城田祐介, Kenji Kise, 本多弘樹, 弓場敏嗣. MigratoryAccessを対象とするホームベース分散共有メモリ, 並列処理シンポジウム(JSPP'S 02), pp. 119-126, May 2002.
• 田邊浩志, Kenji Kise, 本多弘樹, 弓場敏嗣. 通信粒度を動的に変更するソフトウェア分散共有メモリ, 2002年電子情報通信学会 総合大会, No. D-6-5, Mar. 2002.
• 上田哲平, 本多弘樹, Kenji Kise, 弓場敏嗣. 分散メモリシステム上でのマクロデータフロー処理の実現, 情報処理学会研究報告 ARC-147-35, Vol. 2002, No. 22, pp. 203-208, Mar. 2002.
• 城田祐介, Kenji Kise, 本多弘樹, 弓場敏嗣. プログラマの意図により複数のキャッシュコヒーレンスプロトコルの利用を可能とするソフトウェア分散共有メモリ, 情報処理学会研究報告 ARC-144-2, Vol. 2001, No. 76, pp. 7-12, July 2001.
• Kenji Kise, 本多弘樹, 弓場敏嗣. 大容量FPGAを用いたキャッシュ評価用 ハードウェアエミュレータの検討, 並列処理シンポジウム JSPP'01 論文集, pp. 97-98, June 2001.
• 塩沢公康, Kenji Kise, 弓場敏嗣. 現実的な交通流モデルにおけるエージェント群による交通信号制御の評価, 情報処理学会第62回全国大会, Vol. 3, pp. 41-42, Mar. 2001.
• 城田祐介, Kenji Kise, 弓場敏嗣. Scopeごとにコンシステンシモデルの変更が可能なソフトウェア分散共有メモリ, 情報処理学会第62回全国大会, Vol. 1, pp. 137-138, Mar. 2001.
• 石井賢, Kenji Kise, 弓場敏嗣. シェアウェアプログラムの不正使用防止機構KAKOIの提案, 情報処理学会第62回全国大会, Vol. 1, No. 6Z-4, pp. 287-288, Mar. 2001.
• Kenji Kise, 斉藤英一, Hidetsugu Irie, 坂井修一, 田中英彦. ストアキューの拡張によるロードトラフィックの削減方法, 情報処理学会第59回全国大会, Vol. 1, No. 3H-4, pp. 43-44, Mar. 1999.
• 高峰信, Hidenori Tsuji, Kenji Kise, 田中洋介, 坂井修一, HIDEHIKO TANAKA. VLDPアーキテクチャにおけるデータアクセスの軽減手法, 情報処理学会研究報告 計算機アーキテクチャ研究会 99-ARC-133, Vol. 99, No. 41, 1999.
• Kenji Kise, 中村友洋, Hidenori Tsuji, 安島雄一郎, 高峰信, 坂井修一, 田中英彦. 命令ウィンドウの動的最適化, 情報処理学会第57回全国大会, Vol. 1, No. 1Q-04, pp. 28-29, Oct. 1998.
• 中村友洋, Kenji Kise, Hidenori Tsuji, 安島雄一郎, 高峰信, 坂井修一, 田中英彦. VLDPアーキテクチャの性能に関する初期的考察, 情報処理学会第57回全国大会, Vol. 1, No. 1Q-7, pp. 34-35, Oct. 1998.
• Kenji Kise, 中村友洋, Antonio Magnaghi, Hidenori Tsuji, 安島雄一郎, 高峰信, 坂井修一, 田中英彦. 新しいアーキテクチャ Very Large Data Path, 並列処理シンポジウムJSPP'98 論文集, p. 155, June 1998.
• Tomohiro Nakamura, Kenji Kise, Hidenori Tsuji, 安島雄一郎, 高峰信, 田中英彦. 大規模データパスプロセッサにおける命令供給システム, 電気情報通信学会研究報告 集積回路研究会（ICD)、コンピュータシステム研究会（ＣＰＳＹ）、フォールトトレラントシステム研究会(FTS)合同研究会, Vol. 98, No. 23, pp. 93-100, Apr. 1998.
• 安島雄一郎, 中村友洋, Kenji Kise, Hidenori Tsuji, 田中英彦. 複数パスの投機的実行を考慮した例外回復機構, 情報処理学会第56回全国大会, Vol. 1, No. 5N-07, Mar. 1998.
• 中村友洋, Hidenori Tsuji, Kenji Kise, 安島雄一郎, 田中英彦. 大規模な投機的処理における分岐制御機構, 情報処理学会第56回全国大会, Vol. 1, Mar. 1998.
• 木庭優治, 中村友洋, Kenji Kise, Hidenori Tsuji, 安島雄一郎, 田中英彦. 複合スライド法によるロードアドレス予測, 情報処理学会第56回全国大会, Vol. 1, No. 5N-06, Mar. 1998.
• Kenji Kise, 中村友洋, Hidenori Tsuji, 安島雄一郎, 田中英彦. ALU-Neｔを用いることによるデータ移動の効率化, 情報処理学会第56回全国大会, Vol. 1, No. 2N-1, pp. 109-110, Mar. 1998.
• Hidenori Tsuji, 中村友洋, Kenji Kise, 安島雄一郎, 田中英彦. 実行パス予測における確率伝播手法の検討, 情報処理学会第56回全国大会, Vol. 1, No. 2N-02, Mar. 1998.
• 安島雄一郎, 中村友洋, Kenji Kise, Hidenori Tsuji, 田中英彦. スパースカラ・アーキテクチャのための複数パス実行機構の提案, 情報処理学会, 並列処理シンポジウム JSPP'98 論文集, pp. 23-30, 1998.
• 安島雄一郎, 中村友洋, Kenji Kise, Hidenori Tsuji, 田中英彦. 例外回復可能な複数パス実行機構の提案, 情報処理学会研究報告 計算機アーキテクチャ研究会 98-ARC-129, Vol. 98, No. 37, 1998.
• Hidenori Tsuji, 中村友洋, Kenji Kise, 安島雄一郎, 田中英彦. 大規模データパス・プロセッサにおけるフェッチ機構の検討, 情報処理学会研究報告 計算機アーキテクチャ研究会 97-ARC-126, Vol. 97, No. 102, pp. 37-42, Oct. 1997.
• Hidenori Tsuji, 中村友洋, Kenji Kise, 安島雄一郎, 田中英彦. マルチレベル分岐予測の検討と評価, 情報処理学会第55回全国大会, Vol. 1, No. 3F-06, pp. 22-23, Sept. 1997.
• Kenji Kise, Tomohiro Nakamura, Hidenori Tsuji, Yuichiro Ajima, Hidehiko Tanaka. Instruction fetch efficiency on ALUS architecture, 情報処理学会研究報告97-ARC-125, Vol. 97, No. 76, pp. 121-126, Aug. 1997.
• Kenji Kise, HIDEHIKO TANAKA. 多数演算器方式における演算器利用率の向上手法, 情報処理学会第55回全国大会, Vol. 1, No. 3F-1, pp. 12-13, July 1997.
• 中村友洋, Kenji Kise, Hidenori Tsuji, 安島雄一郎, 田中英彦. 大規模データパスプロセッサの構想, 情報処理学会研究報告 計算機アーキテクチャ研究会 97-ARC-124, Vol. 97, No. 61, pp. 13-18, June 1997.
• 安島雄一郎, 中村友洋, Kenji Kise, Hidenori Tsuji, 田中英彦. 実行パス予測における確率伝播手法の検討, 情報処理学会第55回全国大会, Vol. 1, No. 3F-04, Mar. 1997.
• Kenji Kise, 中村友洋, Hidenori Tsuji, 田中英彦. 制御依存関係による並列度利用の限界に関する定量的評価, 情報処理学会第53回全国大会, Vol. 6, No. 1L-5, pp. 81-82, Sept. 1996.
• 中村友洋, Kenji Kise, Hidenori Tsuji, 田中英彦. 明示的な分岐制御の可能性の検討および制御機構の提案, 情報処理学会第53回全国大会, Vol. 1, No. 4P-2, pp. 115-116, Sept. 1996.
• 金指和幸, 中村友洋, Kenji Kise, 田中英彦. メモリアクセスパターンの局所性に基づくキャッシュメモリ構成方式の検討, 情報処理学会第５２回全国大会, Vol. 6, No. 4K-1, pp. 55-56, Mar. 1996.
• 中村友洋, Kenji Kise, 金指和幸, 田中英彦. プログラム解析に基づく分岐予測機構に関する問題点の検討, 情報処理学会 第52回全国大会, Vol. 6, No. 3K-5, pp. 47-48, Mar. 1996.
• Kenji Kise, 中村 友洋, 金指 和幸, 田中 英彦. データフローグラフ変換による並列度抽出, 情報処理学会第51回全国大会, Vol. 6, No. 1P-2, pp. 73-74, Sept. 1995.
• Tomohiro Nakamura, Kenji Kise, HIDEHIKO TANAKA. トレース・ドリブン・シミュレーションによる分岐予測機構の検討, 情報処理学会 第５１回全国大会, Vol. 6, No. 4P-7, pp. 13-14, Sept. 1995.

Other Publication

• Kenji Kise. 英文論文誌小特集号「Specila Section on Solid-State Circuit Design - Architecture, Circuit, Device and Design Methodology｣発行によせて（寄稿）, 電子情報通信学会 エレクトロニクスソサイエティ ニュースレター, No. 160, p. 7, Apr. 2015.
• 佐藤 喬, 岩田 満, 小早川 倫広, 横井 健, Kenji Kise. MieruEMBを用いたコンピュータ教育‐MieruEMBの作製‐, 論文集「高専教育」, Vol. 38, pp. 1-6, Mar. 2015.
• Kenji Kise. ハイパフォーマンスプロセッサ設計コンテストの設計と実現, 電子情報通信学会誌, Vol. 97, No. 9, pp. 758-763, Sept. 2014.
• Kenji Kise. 計算機アーキテクチャ研究会（研究会活動紹介）, 情報処理, Vol. 55, No. 4, Mar. 2014.
• Kenji Kise. 高機能NoCルータアーキテクチャ（解説記事）, 日本信頼性学会誌DVLSI特集号, Dec. 2013.
• 坂井修一, Kenji Kise. ディジタル回路, JST WEBラーニングプラザ, 科学技術振興機構, Apr. 2009.
• Kenji Kise. Cell Speed Challenge 2007 Contest Report : Did you Enjoy the Cell Speed Challenge 2007?, Journal of Information Processing Society of Japan, Vol. 48, No. 11, pp. 1251-1253, Nov. 2007.
• Kenji Kise. Special Features New Generation Microprocessor Architecture (1) Tile Processor, Journal of Information Processing Society of Japan, Vol. 46, No. 10, pp. 1131-1137, Oct. 2005.
• Kenji Kise, Takahiro Katagiri, Hiroki Honda, Toshitsugu Yuba. Solving the N-queens Problem with a PC Cluster, 電子情報通信学会論文誌レター, Vol. J87-D-I, No. 12, pp. 1145-1148, Dec. 2004.

Patent

• Kenji Kise, Susumu Mashimo. データソート装置. Patent. Published. 国立大学法人東京工業大学. 2017/05/16. 特願2017-097111. 2018/12/06. 特開2018-194994. 2018.
• Kenji Kise, Susumu Mashimo. データソート装置. Patent. Published. 国立大学法人東京工業大学. 2017/03/15. 特願2017-050485. 2018/10/04. 特開2018-156189. 2018.

Degree

• 高レベル投機技術を用いた複数パス実行プロセッサ,  Thesis,  Doctor of Engineering,  The University of Tokyo,  2000/03/--, 
• 高レベル投機技術を用いた複数パス実行プロセッサ,  Thesis,  Doctor (Engineering),  The University of Tokyo,  2000/03/--, 
• 高レベル投機技術を用いた複数パス実行プロセッサ,  Thesis,  Doctor (Engineering),  The University of Tokyo,  2000/03/--, 
• 多数演算器方式のプロセッサ構成に関する研究,  The University of Tokyo,  1997/03/--, 

[ Save as BibTeX ]    [ Paper, Presentations, Books, Others, Degrees: Save as CSV ]    [ Patents: Save as CSV ]